FPGA学习.PART6

1. 概述

VIO是 Virtual Input/Output 的缩写，是Vivado提供的一个IP核；

可以用于驱动FPGA的内部信号，并监测其内部特征，

也就是实时监测FPGA内部信号，并输出FPGA的控制到其他模块，或者是直接是输出到管脚上。

2. 实验步骤

2.1 新建工程

之前我们在选芯片型号时一直都是直接选用的版型，因为其预含了芯片的型号等，我们也可以直接通过筛选来进行选择，如下图所示；

2.2 新建块设计

左侧工作区IP Integrator -> Create Block Design，如下图位置

新建块设计后，添加IP核，搜索 VIO 调用此IP核，如下图所示

双击打开IP核，如下图所示，其中 Input Probe Count 为输入探针数，最多可以有0 ~ 256组输入，每组输入最多有1 ~ 256位，其中 Activity Detectors 为活跃检测，修改输入输出探针数各为1，位宽为8，将输入初始值改为 0x0F ，使高四位为0，低四位为1，

如下所示，点击端口使用快捷键，Crtl + T即可引出引脚，

2.3 封装设计

保存文件后，进入左上角工作区，选中保存后的块设计，如下图所示，并右键选择 Create HDL Wrapper，

若要对顶层文件进行修改，一定要选择上方的选项，即 Copy generated wrapper to allow user edits，若选择下方的选项，则修改文件无法生效.

我们将输入输出名称更改为我们所需要的，并同时在例化代码处进行更改，代码如下

`timescale 1 ps / 1 ps

module design_1_wrapper
   (clk,
    SW,
    LED );
  input clk;
  input [7:0]SW;
  output [7:0]LED;


  design_1 design_1_i
       (.clk(clk),
        .probe_in0_0(SW),
        .probe_out0_0(LED));
endmodule

2.4 新建约束文件

引脚约束文件如下，

set_property PACKAGE_PIN Y9 [get_ports {clk}]
set_property IOSTANDARD LVCMOS33 [get_ports {clk}]

set_property PACKAGE_PIN T22  [get_ports {LED[0]}]
set_property IOSTANDARD LVCMOS33 [get_ports {LED[0]}]

set_property PACKAGE_PIN  T21  [get_ports {LED[1]}]
set_property IOSTANDARD LVCMOS33 [get_ports {LED[1]}]
set_property PACKAGE_PIN U22  [get_ports {LED[2]}]
set_property IOSTANDARD LVCMOS33 [get_ports {LED[2]}]
set_property PACKAGE_PIN U21  [get_ports {LED[3]}]
set_property IOSTANDARD LVCMOS33 [get_ports {LED[3]}]
set_property PACKAGE_PIN V22 [get_ports {LED[4]}]
set_property IOSTANDARD LVCMOS33 [get_ports {LED[4]}]
set_property PACKAGE_PIN W22  [get_ports {LED[5]}]
set_property IOSTANDARD LVCMOS33 [get_ports {LED[5]}]
set_property PACKAGE_PIN U19  [get_ports {LED[6]}]
set_property IOSTANDARD LVCMOS33 [get_ports {LED[6]}]
set_property PACKAGE_PIN U14  [get_ports {LED[7]}]
set_property IOSTANDARD LVCMOS33 [get_ports {LED[7]}]

set_property PACKAGE_PIN F22  [get_ports {SW[0]}]
set_property IOSTANDARD LVCMOS33 [get_ports {SW[0]}]
set_property PACKAGE_PIN G22  [get_ports {SW[1]}]
set_property IOSTANDARD LVCMOS33 [get_ports {SW[1]}]
set_property PACKAGE_PIN H22  [get_ports {SW[2]}]
set_property IOSTANDARD LVCMOS33 [get_ports {SW[2]}]
set_property PACKAGE_PIN F21  [get_ports {SW[3]}]
set_property IOSTANDARD LVCMOS33 [get_ports {SW[3]}]
set_property PACKAGE_PIN H19  [get_ports {SW[4]}]
set_property IOSTANDARD LVCMOS33 [get_ports {SW[4]}]
set_property PACKAGE_PIN H18  [get_ports {SW[5]}]
set_property IOSTANDARD LVCMOS33 [get_ports {SW[5]}]
set_property PACKAGE_PIN H17   [get_ports {SW[6]}]
set_property IOSTANDARD LVCMOS33 [get_ports {SW[6]}]
set_property PACKAGE_PIN M15   [get_ports {SW[7]}]
set_property IOSTANDARD LVCMOS33 [get_ports {SW[7]}]